

Publication Date: June 22, 1982

Application No.: Sho 55-176946

Filing Date: December 15, 1980

Int. Class. No.: G 09 F 9/30, G 02 F 1/133, G 09 F 9/35

Inventor: Shinji Morozumi

Applicant: SUWA SEIKOSHA KK

<SPECIFICATION>

[What is claimed]

[Title of the invention] IC Substrate for Active Matrix Display Body

- (1) In an IC substrate for an active matrix display device constituted by an matrix of a data line and a gate line, an IC substrate for an active matrix display device wherein a peripheral driving circuit including a row of shift registers respectively for driving the data line and the gate line is integrated in said IC substrate, and said row of the shift registers is constituted by a dynamic shift register which a clock input is a direct switching power source.
- (2) An IC substrate for an active matrix display body of claim 1 wherein data transmission from the front row to the rear one in a row of shift registers for driving a gate line is performed through a transfer gate, furthermore a shift register in which a bootstrap capacity is connected between an input through said transfer gate and a clock signal is used.
- (3) An IC substrate for an active matrix display body of claim 2 wherein a transistor refreshing each row of shift registers for driving a gate line to '0' electric potential by a clock signal is provided.
- (4) An IC substrate for an active matrix display body of claim 1 wherein a date line is driven through a sample-hold transistor, and an output of each row of shift registers is applied to a gate of said sample-hold transistor as a signal with an amplitude much larger than that of a clock signal by a bootstrap operation.
- (5) An IC substrate for an active matrix display body of claim 4 wherein a row of shift registers included in a driving circuit on the side of a date line is operated by a clock pulse not less than four phases.
- (6) An IC substrate for an active matrix display body of claim 1 wherein a plurality of

peripheral driving circuits including a row of shift registers are arranged symmetrically interposing a display portion, and one of them is selected by whether each input is connected or not.

- (7) An IC substrate for an active matrix display body of claim 6 wherein a clock input of a plurality of rows of shift registers constituting a peripheral driving circuit has a plurality of input terminals.
- (8) An IC substrate for an active matrix display body of claim 6 wherein a row of shift registers constituting a driving circuit of a data line has a reset transistor forcing a sample hole transistor to be the high impedance condition when it is not selected.
- (9) An IC substrate for an active matrix display body of claim 6 wherein an output of each common row of a plurality of shift registers for driving a gate line is connected directly through the gate line.

[Detailed description of the invention]

The present invention relates to an IC substrate for an active matrix display body wherein a peripheral driving circuit is integrated.

The conventional IC substrate for an active matrix is constituted by the only display portion, and a driving portion of the matrix is constituted by an external CMOS-IC tip connected to the IC substrate by bonding etc. Figure 1 shows a display portion of an active matrix and $(n \times m)$ cell 2 of is arranged in a display portion 1. A gate line Gi and a date line Dj are wired in each cell, data is written to each cell from the date line Dj by selecting a cell that an intersection point of these two signal lines. Each cell is constituted by a transistor Tij and a capacity Cij for storing data, and drives a display body such as liquid crystal etc. from a driving point Vij. For example, when displaying on the television screen is performed, data is written to each cell in order by which an image signal for the television selects a gate line corresponding to a scanning line position at that moment from a data line in response to each timing. Accordingly a peripheral circuit for supplying a signal to select the gate line corresponding to the scanning position to each gate line G_1 to G_n , and for sending the data in the scanning position to the data line for writing by scanning in the horizontal direction is needed.

However, wiring of the peripheral circuit and the active matrix substrate needs twice of (n + m), actually wires in quite large numbers of 400 to 800 are used and very expensive. Besides, CMOS-LSI is normally used for the peripheral driving circuit to reduce the consumption of electricity, consequently the number of chips necessary for it is



ten to twenty, assembly is a difficult job, and chips are too expensive. Therefore, it is the best means to integrate this peripheral circuit into the IC substrate, but which has the following problems.

- (1) The CMOS technology is used in case of an external attachment, however, because a matrix IC substrate is generally made of N-MOS or P-MOS, a driving circuit constituted normally cannot be used for too large consumption of electricity. Also, when the IC substrate is made of CMOS, the manufacturing process is too complicated.
- (2) In case of an external attachment of a driving circuit, a yield is not affected for being separated. However, when it is integrated, the whole of the IC substrate becomes inferior by one inferior portion of the driving circuit, unless the yield is almost 100%.

Therefore, the present invention has a purpose to offer a method for constituting a peripheral driving circuit in a substrate for an active matrix display body with very low consumption of electricity by N-MOS or P-MOS and with high yield.

A peripheral driving circuit used in the present invention is constituted by a dynamic shift register as a main portion, wherein a clock input of a still electric current 0 by using a bootstrap circuit is a direct switching power source.

Figure 2 shows an example of a driving circuit on the side of a gate line used in the present invention. A shift register cell 5 is constituted by four transistors 7 to 10 and one bootstrap capacity 6. A clock has two phases of ϕ_1 and ϕ_2 , and "1" electric potential is transmitted in order by a start pulse SP input synchronously with the clock. Output D_1 to D_m of each shift register are input to a gate line, consequently as shown in Figure 3, each gate line is selected in order. What this shift register is requested are the followings. In case of scanning in the television, the frame frequency is 1/60 Hz and the scanning speed is slow so that a normal dynamic operation is not useful, and it is necessary to apply a voltage much larger than a voltage that a threshold voltage taking a back gate effect into consideration is added to the maximum voltage of the data line for making a transistor in a cell of a display portion ON perfectly as well as for parasitic capacities with several tens of PF in the gate line. Accordingly, data is input into the shift register with an input transfer gate transistor 7, which is stored in T₁ to T_n once and "1" is written in D₁ to D_m by the bootstrap capacity. If this transfer gate is not used, the data is short-circuited such as D1 and T2, D2 and T3, and it is necessary to increase the bootstrap capacity much larger than the gate line capacity CGi,



consequently the yield is reduced by making patterns large. Besides, in order to discharge to "0" after writing "1" in D₁ to D_m, it is enough to connect T₃ to a transistor 10. however, if this shift register is operated with low frequency, the operation becomes inferior for slight leak. Therefore, an electric potential fix transistor 9 is added to increase a yield and make the operation stable, and the shift register is made to refresh to "0" per half circle of clock.

Figure 4 is an example of a driving circuit on the side of a data line of the present invention. A shift register cell 14 is constituted by a bootstrap capacity 16, transistors 17 and 18 necessary for an operation, and a reset transistor 19 for selecting a shift register mentioned later, and a start pulse SP is applied to the first row through an input gate 15. Besides, each shift register output S1 to Sm is input to sample hold transistors H_1 to H_m , and a video input V.S. (an image signal or a data writing signal) is sample-held in parasitic capacities CD1 to CDm on a data line synchronously with a scanning signal. Because the driving circuit on the side of the data line is high speed for processing everything in one scanning line, it is not necessary to take the leak current into consideration, on the contrary, it is necessary to take assurance of a high speed operation and reduction of consumption of electricity increased for high-speed into consideration. Accordingly a clock of the shift register not less than four phase is better than that of two phase for use. The consumption of electricity on the clock lines ϕ_1 to ϕ_1 is reduced by half if the clock becomes from two-phase to four-phase to secure the same number of bits at the same transmitting rate. Also, if it becomes eight-phase, the consumption of electricity is furthermore reduced to half. Because the only one bit of m bits becomes "1" in this shift register, the consumption of electricity except by the clock is Therefore, by using the present method, it is possible to make the electricity consumed in the peripheral driving circuit low as equal as CMOS in spite of a mono channel constitution. The shift register output S1 to Sm is input to the sample hold transistors H₁ to H_m only, of which parasitic capacity is not so large. Therefore, a bootstrap capacity 16 constituted in a small area can be connected to S₁ to S_m directly. The sample-hold transistors 20 to 23 are requested to switch with quite high-speed, of which gate input is applied with an amplitude almost two times of the clock signal shown in Figure 5 by the bootstrap operation, and have a merit of extreme high speed switching.

Figure 6 shows the case that these are arranged in an active matrix substrate



actually. Shift registers on the side of the data line 35 and 36, dummy cells 37 and 38 forming a return signal of the last row and sample hold transistors H₁ to H_m are arranged symmetrically in the upper and lower sides. Originally a peripheral circuit is not symmetrical in both sides but in one side only, however, a plurality of shift register rows is prepared taking a yield into consideration. Naturally, four rows or eight rows can be used, but an example of two rows is shown in this case. Furthermore, each input portion is connected to pull down or pull up resistance which is not shown in Figure in order to prevent floating, and the uniform electric potential is kept if the input is made to open.

In order to improve the yield further, the peripheral driving circuit used in the present invention is devised to ensure the effective yield by cutting down an inferior bit or one shift register in case that an inferior is caused in the shift register.

First, either upper or lower shift register (35 or 36) in a driving circuit on the side of a data line necessarily operates in case that the yield is not less than 50 %, accordingly a clock signal is connected only to pads of clock input ϕ_1 to ϕ_4 which is input to the operating shift register. Also the clock signal can be input from left or right side, however, it is input from both sides in case of disconnection on the way. Besides, a start pulse input is connected, but a reset input can be open. The shift register which does not operate, in case of making the clock input and the start pulse input open, is the same electric potential as a substrate by the pull down resistance so that it does not operate and consume the electric current at all. The shift register that this clock is a direct switching power source does not use a constant power source, consequently it has the useful characteristics making the consumption of electricity 0 by not wiring the clock merely. Also synchronously, operating D₁ to D_m is not affected by making the reset input "1", each shift register output S_1 to S_m "0", and the sample hold transistor H_1 to H_m OFF. In this method, a transistor 42 switched by sample-hold enable signals S, H and EN which make an impedance high unconditionally from a video signal v.s (a data writing signal) can be used between the sample-hold transistor Hj and the data line Dj as shown in Figure 7 without providing a reset function in the shift register.

In a layout of Figure 6, in case that the sample hold transistor is inferior, the data line of the inferior transistor and an Al line of the transistor is cut off by a laser, and the operation of the shift register on the side of the transistor which is cut off remains stopped. Also, in case that any data line of m lines is disconnected on the way, the shift



registers on both sides are made to operate in parallel. However, because the consumption of electricity is increased more for that, only the portion disconnected is made to operate and unnecessary bit can be cut off by the laser on the way of the clock lines ϕ_1 to ϕ_4 .

Because output of each bit is connected directly each other, a shift register on the side of timing can be repaired completely even if inferior bits exist in the shift registers on both sides except the case that inferior bit is in the same position, or within mutual two rows of the front or rear. In Figure 6, if at least one shift register of right or left side operates completely, the clocks ϕ_1G and ϕ_2G are connected to the start pulse SPG in the shift register which is made to operate, and the clock and the start pulse input of the shift register which is not made to operate is open, consequently the shift register has the same electric potential as a substrate automatically by the pull down resistance, and the output of the shift register which does not operate is kept in high impedance condition. As a result, the shift register can be selected by the only connection of input. If there are some inferiors in both shift registers, for example some inferior bits 52, 53, and 54 exist as shown in Figure 8, first the clock is input form the shift register 50 on the left side and can be transmitted to the right side from two bits before the inferior bit (because a signal for return is necessary), and also it can be transmitted to the left side from two bits before the inferior bit 53, furthermore freely in the same way, it can be transmitted to the right side from the inferior bit 54. It is enough to cut off the wire at the transmitting position with a laser. When the output of the inferior bit leaks (in case of inferiority by leak), and if it is a leak by the shift register itself, the shift register can be cut off from the gate line. Also in case that the gate line is disconnected on the way, the shift registers on both sides of the gate line are made to operate in parallel synchronously. Besides, in case that the clock line is inferior, the inferior portion is cut off and driving can be started from the clock lines on both sides. Thus, the shift registers on the side of timing can be repaired at the rate of not less than 90 % even if inferiors are in both shift registers except the particular inferior condition.

The shift register used in the present invention is characterized as the extreme low consumption of electricity and the high yield. The shift register is switched directly using a power source as a clock input, which is different from applying constantly a stationary bias such as CMOS, and a static current by a very small amount of leak is little. Besides, the operation electricity is small because the number of devices per one



bit is few of five transistors (CMOS is ten) by a dynamic method with bootstraps, and the total consumption of electricity in all is rather much less than CMOS type. For example, when a clock amplitude is 10 V, the electricity on the side of a data is 1 μ Hz four-phase clock, 200 bits and about 0.3 mA, and that on the side of a timing is 16 KHz and 0.02 mA. Also, the shift register of this method guarantees the high-speed operation by the bootstrap operation. Besides, because of a simple circuit, the early yield of the shift register is high, when the non-defective rate of pixel cells 200 x 200 = 40,000 is 50 %, it is 70 % per one row of shift registers, 90 % in case of selecting either one of the both sides, and 99 % by repair mentioned above, accordingly the yield can be prevented from reducing completely by integration. As a result, it is effective that the peripheral driving circuit can be integrated in the IC substrate for active matrix completely, the number of the average bonding is twenty-five on average, and consequently a substantial improvement in productivity and reduction of costs can be performed.

[A brief explanation of Figures]

Figure 1 is a schematic view of the conventional IC substrate for an active matrix display.

Figures 2 and 4 show an example of a peripheral driving circuit used in the present invention, and Figures 3 and 5 show its operation.

Figure 6 shows a schematic view of an IC substrate for an active matrix wherein a peripheral driving circuit by the present invention is integrated.

Figure 7 is the other schematic view of a sample hold circuit.

Figure 8 shows a repair method of a shift register on the side of timing.

G_1 to G_n gate line
D_1 to D_m data line
V.Svideo signal
ϕ_1 to ϕ_4 ϕ_1G to ϕ_2G clock
SP, SPG start pulse
O, OG shift register output
H_1 to H_m sample-hold transistor
31, 32, 35, 36 shift register
33, 34, 37, 38 shift register dummy ce



DIALOG(R)File 345:Inpadoc/Fam.& Legal Stat (c) 2002 EPO. All rts. reserv.

3833779

Basic Patent (No,Kind,Date): JP 57100467 A2 820622 <No. of Patents: 002> IC SUBSTRATE FOR ACTIVE MATRIX DISPLAY BODY (English)

Patent Assignee: SUWA SEIKOSHA KK Author (Inventor): MOROZUMI SHINJI

IPC: *G09F-009/30; G02F-001/133; G09F-009/35

Language of Document: Japanese

Patent Family:

Patent No Kind Date Applic No Kind Date

JP 57100467 A2 820622 JP 80176946 A 801215 (BASIC)

JP 90000708 B4 900109 JP 80176946 A 801215

Priority Data (No,Kind,Date): JP 80176946 A 801215



33/文書番号4801352210 P 3

(9) 日本国特許庁 (JP)

①特許出額公開

⑫ 公開特許公報(A)

昭57—100467

50 Int. Cl.3

識別記号

庁内整理番号

公公開 昭和57年(1982)6月22日

G 09 F 9/30 G 02 F 1/133 7520-5C 7348-2H

発明の数 1 審査請求 未請求

G 09 F 9/35

老

7520-5C

(全 7 頁)

図アクティブ・マトリックス表示体用ⅠC基板

创特

BZ355-176946 驑

図出

昭55(1980)12月15日

明 個発

西角伸治

諏訪市大和3丁目3番5号株式

会社諏訪精工舎内

印出 頤 人 株式会社諏訪精工舎

東京都中央区銀座4丁目3番4

理人 弁理士 最上務

3H 斞

発明の名称

アクティブ・マトリックス表示体用IC芸板

特許額次の範囲

- (1) データ額とゲート礎のマトリックスにより帯 成されるアクティブ・マトリックス安示体用IC **岩板において、前記IO岩板内にデータ根及びゲ** ート報を駆動すべく。各々にシフトレジスタ羽を 含む周辺駆動回路が内立されており、前記シフト レジスタ列はクロック入力を直接スイッチング電 茲とするダイナミックシフトレジスタにより協成 されることを特敬とするアクティブ・マトリック ス投示体用I C 菇板。
- (2) ケート祭を駆動するシフトレジスタ列におけ る前段から後段へのデータ転送はトランスファゲ ートを介して行ない。更に前記トランスファゲー トを介した入力とクロック信号との間にプートス トラップ容量を設制する報蓋のジフトレジスタを

用いたことを特徴とする特許語求の範囲第1項記 最のアクティブ・マトリックス表示体用エC芸杯

- ゲート祭を駆動するシフトレジスタ列の各段 はクロック信号により ゜ q ~ 餡位にリフレッシュ するトランジスタを弱えていることを特徴とする 特許競求の範囲第2項記載のアクティブ・マトリ ックス設示体用 I C 詰板。
- データ数はサンプル・ホールドトランジスク を介して枢動され、シフトレジスタ列の各段の出 力はプートフトラップ動作により、クロック信号 の紐籽より過大な抵牾の信号として前記サンプル - ホールド・トランジスタのゲートに印加するこ とを特数とする特許請求の範囲第1項記載のアク ティブ・マトリックス用IO基板。
- データ麒麟の駆動回路に含まれるシフトレジ スタ列は4相以上のクロックパルスにより動作す ることを特徴とする特許顧求の範囲第4項記載の アクティブ・マトリックス用エロ影響。
- シフトレジスタ列を含む原理局難回動は表示

: .

诗篇57-100467(2)

部分をはさんで対照に複数個配列され、各入力の 接続の有無により複数個のうちの1個を選択する ことを特象とする特許別求の類照約1項記数のア クティブ・マトリックス要示体用ェロ基板。

- (f) 周辺思動回路を構成する包数のシフトレジス タ列のクロック入力は複数包の入力調子を備えて いることを特数とする特許額求の範囲第6項記数 のアクティブ・マトリックス用ェ c 芸根。
- (8) データ級の風船回路を解成するシフトレジスタ列は、非選択時にサンアル・ホールド・トランジスタを強制的に高インピーダンス状態にするリセット・トランジスタを窺えていることを特徴とする特許請求の範囲にも吸記収のアクティブ・マトリックス投示体用ェで拡振。
- (a) ゲート競を駆動する複数のシフトレジスタ列の名共選段の出力はゲート艇を介して腹類、接続されていることを特徴とする特許額求の範囲部6 質記載のアクティブ・マトリックス姿示体用ェの 移収。

を選択する信号を各ゲート離り、〜りょに与え、 人その走弦位位におけるデータを、縦方向へ走去 して奔き込むためにデータ総に送り込むための周 辺回路が必要となる。

(1) 外付の場合はでMOS技術が使えるが、一般にマトリックスエで蓄板はメーMOS、又はアーMOSであり、普遍に区動回路を構成すると消費取力が大きすぎで使いものにならない。又エの指揮をのMOSにすると、観覧プロセスが複雑になりすぎる。

発明の評価な説明

本発明に周辺区動回路を内設したアクティブ・マトリックス表示体用ェロ若板に関する。

従来アクティブ・マトリックス用IC苗板は、 表示部分のみで製成され、マトリックスの超動部 分はIC並板とポンティング等により無路された 外部のCMOS-ICチップにより掲載されてい た。 射1日はアクティブ・マト ツックスの表示部 分を示し収示部分1は(nxn)コのセル2が配 列されている。各セルにはゲート駅の1とデータ 絞D)が配線されており、この2つの信号幾の交 点となるセルを避択してデータ祭り」からデータ を各七ルに右き込む。各七ルはトランジスタT1 」とデータ保持用の容量 Cijから構成されて、 区動点V1Jから放品をの表示体を慰動する。例 えばここにテレビの画面安示を行うとすると、テ レビ用の映象信号が各タイミングに応じてデータ 穏から、その時の走玄े位でにあたるゲート数を 巫択することにより各セルに周次データをむいて ゆく。このためには過去位尼に合致しヒゲート前

(2) 慰動回路外付の場合には、分割されているので歩習は問題ないが、内部すると歩部が100 多近くないと、劇動回路の一部の不良により、10数を全体が不良となる。

従って本発明の目的は、アクティブ・マトリックス表示体用基板内に、ガールのB又はアールのSによる電低消費を力の局辺配給回路を高歩留りて好成する方法を退供することにある。

本売明にて用いる周辺配動回転はプートストラップ回路を利用した野止電流 0 のクロック入力を 直接スイッチング電源とするダイナミックシフト レジスタを中心に構成される。

第2回は本発明で用いるゲート税債の配給回路の一例である。シフトレジスタセル5は4つのトランジスタフ~10と1つのプートストフックを登るより構成される。クロックはは、とぎょの2相でありスタートベルスSP入力によりこ17日位が超次クロックに同期して収益してゆく。今の世が超次クロックに同期して収益サートにより、近次各分されて、この結果第3回に示すなく、近次各分



特際昭57-100467(日)

ト雄を選択してゆく。このジフトレジスタに要求 されることは、テレビの走査の基合フレーム周波 公が:/60 Bzであるので走在スピードが遅い ので、酒幣のダイナミック動作ではむずかしいこ とと、ゲート数には数十里下の寄生容量があると 同時に表示部のセル内のトランジスタを完全に○ Rにするためにはデータ線の最大電圧にパックゲ -- ト効果を考慮したシャイ盤を加えた分より更に 大きな電圧を印加しなければならないことである。 。このため、シフトレジスタス力には入力トラン スファゲートトランジスタフを用いて、サレーエコ に一担否えてからプートストラップ容量により。 D, ~ D xに " 1 "を書き込む。もしこのトラン スファゲートを用いないと、Diとエi・Piと エ」……と短格され、プートストラップ容量をゲ ート観客録CGiよりずっと大きくする必要があ り、パターンが大きくなって、参留りを低下させ る。又p, ~ p m の " 1 " に 智 き 込 虫 れ た 敬 " 0 に放出するためにはトランジスタ10にですを扱 放するのみでよいが、このシフトレジスタが低層

波で動作する 50合、 わずかのリークに対しても動作不良となるので、 歩旬りを向上させ、 励作を安定化させるために 50位間定トランジスタ 9 を 30位して、 クロックの 半周期毎に " 0 " レベルにリフレッシュして中る。

ることを考慮する必要がある。このために、シファ トレジスタのクロックは2相でなく4相以上を用 いるのがよい。同一の伝送事で同一のピット数を 確保するためにはクロックが2相から4相になれ ばクロックライン 4、一 4。 で消費する電力は牛 分になる。又8相になればその半分となる。この シフトレジスタは m ピット中1ピットしか ~1 "になっていないのでクロック以外での配力消費 は少ない。従って本方式の採用により、周辺駆動 回路はモノチャネル構成にもかかわらずOWOB 並の低低力とすることが可能である。シフトレジ スタの出力S」ーSmはサンプルホールドトラン シスタロ、~ヨぁに入力されるのみでここに寄生 する容鬆はそう大きくない。従って8~8mに 直接小面積で構成されるプートストラップ客盤 1 6を接切することが可能となる。サンプル・ホー ルドトランジスタでG~23はかなりの真直スイ ッチングが要求されるが、そのゲート入力にはブ ートストラップᡚ作により、第5回に示す如くク ロック信号の2倍近い遺伝で印加されるので、非

常に姦速でスイッチングできるという利点がある。

本発明に用いる周辺配動回路は更に参留り改善 のため、シフトレジスタに不真が発生した場合は ほ正を実行し不良ピットの切り指でや、一方のシ

.

詩學昭57-100467(4)

フトレジスタを教すことを実行して、実効的参留 を確保するように工夫してある。

宝ずデータ町の昼釣回駐中のシフトレジスタは 歩割りは50%以上の場合上下どちらかのシフト レジスタ(35m36) は必ず頭作するので勤 作する方のシフトレジスタに入力するクロック入 力々ェ~々。のベッドのみに、クロック信号を禁 統する。又クロック入力は左右とちらでもよいが 途中で断線している場合は両額から入力する。文 スタートベルス入力は蒙驁するが、リセット入力 はオーブンでよい。又動作させない方のシフトレ ジスタはクロック入力とスタートペルス入力をオ ープンにするとブルダウン証抗により基礎と同電 位となりシフトレジスタは全く動作しないと共に 全く電流は消費しない。このクロックを直接スイ *ッチング監察とするシフトレジスタは、定監察を 全いていないので、単にクロックを配線しないだ けで私力前型を口にできるという大きな特益があ る。又同時にリセット入力を『1~として各シフ トレジスタ出力 5~~ 5 m を * 0 * としてサンプ

タイミング側のシフトレジスタは各ピットの出 力同志が直接接款されているので、不良ビットが 同一位証、又はその互いに前役2段以内にある場 合を除いて、両庭のシフトレジスタに不良ピット が存在しても、完全に修正可能である。鮮る図に おいて、右又は左同のシフトレジスタが少なくと ちどちらか一方が完全に動作するならは、動作さ せる方にはクロックウェダック・ロとスタートパル スS20を会読し、又動作させない方のシフトレ ジスタのクロック」スタートベルス入力はオーア ンにすると、ブルダウン抵抗により自動的に益板 と同一な位となり、恐怖させない方のシフトレジ スタの出力に高インピーダンスの状態に保たれる 。この蔚界単に入力の接錠のみで、シフトレジス タの選択が可能である。もし両方のシフトレツス タに不良がある場合、 団えば第8回の如く不良と ットが52,53,54の如く存在すると、まず た低のシフトレジスタ 5 C から入力して不良ビラ トの2ピット手前から(帰返用の信号が必要なの で)有同へむし、又不良ピット53の2ピットデ

本勇明に用いるシフトレジスメは、 忍伝消費 起力と、 高歩釣りを特徴とするものである。 シフトレジスタは、 電磁をクロック入力として 庇护 スイッチングすることにより、 CMOSの如く常に 定電ペイアスを印かすることと異なり 慰少なり ニタ



詩際略57~100467(5)

とした効果は大きい。

図面の簡単な説明

部1 簡は従来の設示用アクティブ・マトリックス用IC基权の構成を示し、第2回、第4回は本発明に用いる周辺感動回路の1例、第3回、第5回はその動作を示す。第6回は本発明による周辺・区域回路を内壁したアクティブ・マトリックス同IC基权の構成例、第7回はサンブルホールド回路の他の構成例、第8回はタイミングのジフトレジスタの様正方法を示す。

O 1 ~ O n ····· ゲート 公
D 1 ~ D * ····· ゲート 公

▼ · S ··········· ビデオ 信号

• 1 ~ • 4 , • 1 O ~ • 1 O ····· クロック

S P , S P O ······ スタートベルス

O , O O ······ シフトレジスタ山力

田 1 ~ 田 * ···· サンブルホールド・トランジス

タ

31,32,35,36 > フトレジスタ

による静止を流は少なく、又プートストラップに . よるダイナミック方式の採用により、1ピット当 りの無子数は5トランジスタ(CMOSは10) と少ないので動作電力も少なく、合計してCMO Sォイフよりむしろ、全体の消費電力はぐっと少 なく、何えばクロック振幅107の時にデータ個 は1μμμ 4相クロック、200ピットで約α3 m A . タイミング回は16 K R z で Q O 2 m A で ある。又この方式のシフトレジスタはプートスト **ラップ動作により高速動作を保証してくれる。又** 回野が簡単なことにより、シフトレジスタの初期 歩密は高く、 國家セル200×200=4万位の 良品率が50mの時、シフトレジスタ(系列当り 70%であり、両属のどちらかの選択をして90 ま、前述の発正を実行して998の良品率であり 、内蔵することによる歩留りの低下を完全に防止 できた。この結果、アクティブ・マトリックス用 IC盐板内に周辺区面回路を完全に内穏化が可能

3 3 , 3 4 , 3 7 , 3 8 … … シフトレジスタギ ミーナル


となり、その平均ポンディング取は平均 2 5 本と なり、大幅な生産性の向上とコストの低下を可能


LL L


出廊人 株式会社家訪柳丁会





特爾昭57-100467(8)













第 4 図




特際昭57-100467(プ)



第 6 凶



第 7 函



第8 🖺